このコースについて

159,708 最近の表示
共有できる証明書
修了時に証明書を取得
100%オンライン
自分のスケジュールですぐに学習を始めてください。
柔軟性のある期限
スケジュールに従って期限をリセットします。
中級レベル
約18時間で修了
英語
字幕:英語

習得するスキル

Primality TestVerilogDigital DesignStatic Timing Analysis
共有できる証明書
修了時に証明書を取得
100%オンライン
自分のスケジュールですぐに学習を始めてください。
柔軟性のある期限
スケジュールに従って期限をリセットします。
中級レベル
約18時間で修了
英語
字幕:英語

提供:

コロラド大学ボルダー校(University of Colorado Boulder) ロゴ

コロラド大学ボルダー校(University of Colorado Boulder)

修士号の取得を目指しましょう

この コース は コロラド大学ボルダー校(University of Colorado Boulder) の100%オンラインの Master of Science in Electrical Engineering の一部です。 プログラムのすべてで認定されれば、それらのコースが学位学習に加算されます。

シラバス - 本コースの学習内容

コンテンツの評価Thumbs Up93%(2,719 件の評価)Info
1

1

4時間で修了

What's this programmable logic stuff anyway? History and Architecture

4時間で修了
9件のビデオ (合計46分), 4 readings, 2 quizzes
9件のビデオ
Course Overview6 分
1. Welcome to the world of programmable logic and FPGA design1 分
2. A Brief History of Programmable Logic9 分
3. CPLD Architecture5 分
4. LUTs and FPGA Architecture8 分
5. LUTs for Logic Design2 分
6. Designing Adders6 分
7. Designing Multipliers3 分
4件の学習用教材
About This Course10 分
Hardware Requirements10 分
Week 1 Suggested Readings1 時間 20 分
Week 2 Assignment Instructions and Files10 分
1の練習問題
Mission 002: Week 1 Quiz30 分
2

2

4時間で修了

FPGA Design Tool Flow; An Example Design

4時間で修了
11件のビデオ (合計121分), 1 reading, 3 quizzes
11件のビデオ
2. Downloading Quartus Prime2 分
3. Installing Quartus Prime2 分
4. Introducing Quartus Prime11 分
5. Create a design project in Quartus Prime7 分
6. Create a design in Quartus Prime13 分
7. Compile a Design17 分
8. View the RTL16 分
9. Timing Analysis with Time Quest I9 分
10. Timing Analysis with Time Quest II16 分
11. Simulate a design with ModelSim17 分
1件の学習用教材
Week 2 Suggested Readings20 分
2の練習問題
Mission 003 : Practice Opportunity30 分
Mission 005: Week 2 Quiz30 分
3

3

3時間で修了

FPGA Architectures: SRAM, FLASH, and Anti-fuse

3時間で修了
8件のビデオ (合計80分), 2 readings, 1 quiz
8件のビデオ
2. Xilinx CPLD Architecture7 分
3. Xilinx Small FPGAs8 分
4. Xilinx Large FPGAs11 分
5. Altera CPLDs and Small FPGAs8 分
6. Altera Large FPGAs9 分
7. Microsemi Single-chip FPGA solutions14 分
8. Lattice Single-Chip FPGA solutions14 分
2件の学習用教材
Week 3 Suggested Readings1 時間 20 分
Week 4 Assignment Instructions and Files10 分
1の練習問題
Mission 006: Week 3 Quiz30 分
4

4

6時間で修了

Programmable logic design using schematic entry design tools

6時間で修了
10件のビデオ (合計180分), 1 reading, 2 quizzes
10件のビデオ
2. Advanced Schematic Entry for FPGA Design- Drawing and Hierarchy26 分
3. Improving Productivity with IP Blocks25 分
4. Improving Timing with Pipelining18 分
5. FPGA IO: Getting In and Getting Out8 分
6. Pin Assignments: Making them Spot On!20 分
7. Programming the FPGA10 分
8. Becoming one with Q: Qsys System Design20 分
9.a Becoming one with Q Part II: Qsys System Design Finishing Touches25 分
9.b Becoming one with Q Part III: Qsys System Design Finishing Touches19 分
1件の学習用教材
Week 4 Suggested Readings1 時間 10 分
1の練習問題
Mission 008: Week 4 Quiz30 分

レビュー

INTRODUCTION TO FPGA DESIGN FOR EMBEDDED SYSTEMS からの人気レビュー

すべてのレビューを見る

よくある質問

  • 講義と課題へのアクセスは、登録のタイプによって異なります。聴講モードでコースを受講すると、ほとんどのコース教材を無料で見ることができます。採点された課題にアクセスして修了証を取得するには、聴講中または聴講後に、修了証エクスペリエンスを購入する必要があります。聴講オプションが表示されない場合:

    • コースは聴講オプションを提供していない可能性があります。代わりに無料トライアルをお試しいただくか、学資援助を申請することができます。
    • コースは、聴講オプションを提供せずに「修了証なしフルコース」オプションを提供する場合があります。このオプションでは、すべてのコース教材が表示され、必須の評価を提出して、最終成績を取得することができます。この場合、修了証エクスペリエンスは購入できません。
  • 修了証を購入する際、コースのすべての教材(採点課題を含む)にアクセスできます。コースを完了すると、電子修了証が成果のページに追加されます。そこから修了証を印刷したり、LinkedInのプロフィールに追加したりできます。コースの内容の閲覧のみを希望する場合は、無料でコースを聴講できます。

  • 支払日から2週間後、または(開始直後のコースの場合は)コースの最初のセッションが開始されてから2週間後の、いずれかの遅い日付の期間までが全額の返金の対象となります。コースの修了証を取得した後は、2週間以内にコースを完了した場合でも返金することはできません。返金ポリシーをすべて表示します

  • はい。受講料の支払いが難しい受講生に、Coursera(コーセラ)は学資援助を提供しています。左側の[登録]ボタンの下にある[学資援助]のリンクをクリックして申請してください。申請書の入力を促すメッセージが表示され、承認されると通知が届きます。詳細

さらに質問がある場合は、受講者向けヘルプセンターにアクセスしてください。